当前位置:本站首页FPGA开发板产品展示→FPGA开发板高端系列→CycloneIII开发板


产品名称:
CycloneIII开发板
产品型号: FE-3C80C8A
产品编号:
产品价格: 5500.00 元
相关介绍
 

    CycloneIII通用开发板是一款基于Altera公司CycloneIII EP3C80(可选CycloneIII EP3C120) FPGA的原型验证板/开发板。集成DDR2 SDRAM、千兆网络、FLASH、SMA和高速扩展插座,通过差异化应用扩展板,使设计师和应用工程师能迅速构建FPGA验证和应用平台,同时支持远程系统升级。
    通过合理的配置设计,精心的布局、布板设计,使套件能面向中小规模IC设计验证、FPGA DSP算法验证、FPGA DSP应用设计、NIOS II嵌入式应用设计、网络应用设计、IP CORE设计验证等,是大容量、高性能、高扩展性的FPGA开发平台。

一、        技术特征:
       


  •         Cyclone III EP3C80F780C8(可选EP3C120F780C8,可选C7 C6速度等级)
  •            SODIMM DDR2 SDRAM内存插座,标配256M DDR2内存(可扩展到2G),最高运行频率166.667MHZ(选C6速度等级为200MHZ)
  •         EPCS64 AS模式配置  结合千兆网络,支持CycloneIII特有的远程系统升级功能(Remote System Upgrade)
  •         两块或更多块扩展板通过扩展接口层叠,以满足应用扩展需求
  •         阻抗控制的 12 层 PCB 板,确保板上信号频率至少 200MHz
  •         采用高速连接器,保证高速子板扩展
  •         严格的信号完整性控制和整板串扰控制,随板提供高速接插件信号时延参数。
  •         高端电源设计提供3.3V、2.5V、1.8V电源,为整板及扩展子板提供稳定的电源供给
  •         预留上电时序控制单片机接口(PCB焊盘)
  •         扩展口引出5V,3.3V,2.5V,1.8V电源
  •         扩展口引出216个IO/CLK/PLLOUT(包括9对lvds in,9对lvds out)
  •         Marvel 10M/100M/1000M自适应以太网PHY
  •         严格板级时序控制的SMA输入时钟和数据各一路。严格板级时序控制的SMA输出时钟和数据各一路。
  •         32M FLASH
  •         4个LED
  •         1个复位键


二、        扩展子板:(选配)
       


  •         音视频扩展板


  •         高速AD/DA扩展板
  •         DM642扩展板

新增15小时的Altera多媒体开发培训资料 

1.        Quartus® II 软件设计基础

        本课程提供简体中文音频。这一8小时的培训课程将向您介绍怎样使用 Quartus® II 软件7.1来开发FPGA或者CPLD。课程分段讲述,操作方便。您将建立一个新工程,输入新的或者已有的设计文件,使用编程器来编译并配置器件。您还可以输入内部和I/O基本时序约束,使用Quartus II 软件中的时序分析器TimeQuest针对这些时序约束对设计进行分析。您还将学习一些技巧来帮助您规划设计。利用Quartus II 的功能,您能更迅速地达到设计目标。您还可以学习怎样规划并管理I/O分配,了解软件是怎样与综合以及仿真通用EDA工具实现接口的。

 

2.         Quartus II 软件中的原理图设计

本课程提供简体中文音频。您将学习怎样使用Quartus II 软件6.0图形编辑器来建立原理图设计,学习怎样使用Quartus II 软件安装的函数库(例如,乘法器、滤波器等),以及怎样生成自己的定制函数等。

 

3.         SignalTap II 逻辑分析仪的使用

    本课程提供简体中文音频。此次培训介绍在使用Quartus II 软件6.0进行片内调试时SignalTap® II 逻辑分析器所具有的优点。培训结束时,您将熟悉SignalTap II 调试流程,知道怎样利用这些流程来完成主要任务。您还能了解到在哪里可以找到其他的支持和信息资源。

 

4.         TimeQuest静态时序分析器性能验证

       本课程提供简体中文音频。您将使用Quartus II 软件6.1中的TimeQuest静态时序分析器工具来验证FPGA或者结构化ASIC的性能。您还可以使用TimeQuest来建立时序约束(例如,分配),使用所支持的Synopsys设计约束(SDC),从TimeQuest用户界面和脚本文件中生成时序报告。

   

5.         SOPC Builder使用

    本课程提供简体中文音频。SOPC Builder是一款自动系统开发工具,大大简化了高性能可编程芯片系统(SOPC)设计任务。该工具自动完成SOPC开发的系统定义和集成,从而加速了产品面市。SOPC Builder集成在 Quartus II 软件7.1中。通过SOPC BuilderAltera为设计人员提供了功能强大的开发平台,利用常见的系统元件来构建基于总线的系统。SOPC Builder库元件可以是非常简单的固定逻辑模块,也可以是非常复杂、动态生成的参数化子系统。

 

6.         使用Nios II 处理器

    本课程提供简体中文音频。此次课程向您介绍Nios II 嵌入式软核处理器7.1SOPC Builder工具,以及Nios II IDE集成软件开发环境。您将学习怎样利用SOPC Builder,通过简单地按动按钮来轻松开发并配置全定制Nios II 处理器硬件系统。该课程还向您深入介绍怎样开发可编程逻辑器件软件,利用Nios II 开发套件对设计进行原型开发。我们还将讨论套件中您可以使用的部分元件和外设,以及怎样将您自己的定制逻辑融合到任意系统中

 

7.         Quartus II 软件中的仿真

    本课程提供简体中文音频。您将学习怎样使用Quartus II 软件6.0中的仿真器来进行功能和时序仿真,学习怎样建立用作仿真器激励的矢量波形文件。您还将学习怎样利用仿真器的各种功能进行HDL转换,这些功能包括断点、功耗分析文件生成以及波形文件等


备注 欢迎您选择自由电子的板卡定制服务我们会按您的需求定制系统扩展板或原型板


 上一张:WEWERR
 下一张:Stratix V高速数据处理卡
 
 
    网站导航 |友情链接 | 招聘英才 | 联系我们 | 汇款方式 | 在线支付
公司地址:浙江省杭州市信义坊商街225号  邮政编码:310014
E-mail:tech@freefpga.com 服务MSN:freefpga@hotmail.com 电话(传真):0571-85084089
FPGA开发板技术支持群:7277386
Copyright © 杭州自由电子科技有限公司 2006 freefpga.com All Rights Reserved 备案序号:浙ICP备06026335号