多核内存芯片架构实现并行访问

据外电报道，据密码专家Joseph Ashwood称，在21世纪，微处理器厂商开始采用多内核结构执行并行计算。然而，内存芯片结构却没有跟上这种变化。他说，他已经创建了一种新的21世纪的内存芯片架构，通过并行、同时访问多个内存芯片的方法来满足多内核芯片的需求。 

　　Ashwood是住在美国加州Gilroy的一位独立安全密码专家和设计顾问。他说，他的内存架构采用了光纤通道技术中的一些功能。这种内存架构可并行访问内存芯片的存储单元，打破串行访问的瓶颈。这种瓶颈阻碍了闪存的应用。这种架构适用于任何内存芯片的存储单元。Ashwood的内存架构把单个内存芯片上的存储阵列旁边的智能控制器电路集成在一起，提供并行访问数百个同时进行的流程，从而提高数据吞吐量和降低平均访问时间。 

　　Ashwood说，同DDR内存相比，他的架构是深入到内存芯片内部，重新组织访问存储单元的方式，从而更有效地使用这些存储单元。数据传输速度将更快。他说，DDR2内存的数据传输速度最快为每秒12GB，而其内存架构在存储单元中使用闪存等技术时的数据传输速度可达到每秒16GB。 

　　美国卡耐基-梅隆大学已经证实，Ashwood的内存架构确实是内存设计的一个突破。 

　　不过，Ashwood承认，他的内存架构还存在两个缺陷。第一，这个架构仍然只是纸上的设计，目前仅仅完成了软件模拟。第二，他的架构的并行访问开销稍微降低了单个存储单元的访问速度，尽管许多并行访问通道抵消了这个问题。